四川
這個(gè)時(shí)間節(jié)點(diǎn)選得挺有意味。全球半導(dǎo)體產(chǎn)業(yè)正卡在一個(gè)尷尬的位置：一邊是先進(jìn)制程的成本曲線越走越陡，一邊是AI算力需求幾乎每半年翻一番。
ASML的最新一代高數(shù)值孔徑EUV光刻機(jī)單臺(tái)售價(jià)已經(jīng)突破3.5億歐元，而臺(tái)積電2納米量產(chǎn)的良率爬坡也仍在進(jìn)行中。誰能拿出一條不完全依賴最先進(jìn)光刻工藝、又能持續(xù)提升性能密度的路徑，誰就掌握了下一輪產(chǎn)業(yè)話語權(quán)的一塊拼圖。華為選擇在這個(gè)時(shí)候把"韜定律"從概念推進(jìn)到工程實(shí)證，邏輯很清晰。
先說V1。5月25日在上海舉行的IEEE國際電路與系統(tǒng)研討會(huì)（ISCAS 2026）上，何庭波首次拋出"韜定律"這個(gè)概念，核心主張是用"時(shí)間縮微"替代傳統(tǒng)摩爾定律的"幾何縮微"。簡單講，過去幾十年芯片行業(yè)追求的是把晶體管做得越來越小，而"韜定律"提出把電路時(shí)間常數(shù)τ，也就是信號(hào)傳輸與切換的延遲，作為統(tǒng)一優(yōu)化目標(biāo)，通過器件、電路、芯片、系統(tǒng)全棧協(xié)同來持續(xù)壓縮這個(gè)τ值。V1版本更多是把這套理論框架搭起來，配合華為2020年5月至2026年5月量產(chǎn)的381款芯片的經(jīng)驗(yàn)背書。
V2版本的變化，主要落在三個(gè)層面。
第二是加入了真金白銀的量產(chǎn)實(shí)測數(shù)據(jù)。V2首次給出Kirin 2026與基準(zhǔn)芯片Kirin 9030 Pro在工作電壓、運(yùn)行頻率、歸一化功耗、芯片面積與功率密度等核心維度的對比參數(shù)。這些數(shù)字為什么重要？因?yàn)樵赩1階段，"韜定律"更多是一套理論論證，業(yè)內(nèi)的質(zhì)疑聲集中在"能不能落地"。V2直接把已經(jīng)量產(chǎn)的Kirin 2026拉出來做對比，把理論轉(zhuǎn)化成了可驗(yàn)證的工程結(jié)論。據(jù)華為在此前公開信息中透露，Kirin 2026中使用的邏輯折疊是刻意保守的：混合鍵合間距選在1.5微米左右，TSV接入點(diǎn)也只比頂層金屬低一步，折疊僅在關(guān)鍵路徑上選擇性應(yīng)用。留有余量，恰恰是長期演進(jìn)的態(tài)度。
第三是路線圖的細(xì)化。V2在移動(dòng)端補(bǔ)充了TSV從頂層金屬下移至M6層、多有源層堆疊等中長期路徑；在AI算力端明確了昇騰系列加速器的迭代節(jié)奏，圍繞Unified Bus統(tǒng)一總線、Hi-ONE光引擎等技術(shù)展示了系統(tǒng)級(jí)互連的演進(jìn)方向。按V1披露的節(jié)奏，大約2030年前后昇騰990將在AI加速器類別中引入LogicFolding，從那時(shí)起3D折疊成為2035年前τ壓縮的主要載體，到2035年硬件集成度預(yù)計(jì)增長100倍以上。
"韜定律"的分量，不只在技術(shù)方案本身，更在它試圖重新定義半導(dǎo)體產(chǎn)業(yè)的評(píng)價(jià)坐標(biāo)系。摩爾定律講的是"多少納米""多少晶體管每平方毫米"，本質(zhì)上是一個(gè)二維幾何指標(biāo)。"韜定律"講的是τ，是一條從皮秒級(jí)晶體管開關(guān)，到納秒級(jí)片上互連，再到微秒級(jí)片間傳輸，最后到毫秒乃至秒級(jí)系統(tǒng)響應(yīng)的完整時(shí)間鏈條。哪一層τ主導(dǎo)系統(tǒng)性能，下一輪工程投入就砸向哪一層。這套方法論如果被產(chǎn)業(yè)接受，評(píng)價(jià)一顆芯片好壞的標(biāo)尺就不再只有"幾納米"這一個(gè)維度。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺(tái)“網(wǎng)易號(hào)”用戶上傳并發(fā)布，本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
