江西
“摩爾定律已死”——這句話在科技圈飄了快十年。當芯片制程逼近1納米物理極限，全球半導體行業(yè)都在尋找下一個“燈塔”。就在昨天，華為給出了中國企業(yè)的答案：“韜（τ）定律”。
這可不是一個簡單的概念包裝。華為芯片業(yè)務的“掌門人”何庭波，在2026年國際電路與系統(tǒng)研討會上，正式發(fā)表了這篇重磅論文。消息一出，整個科技圈和資本市場都沸騰了。
那么，這個聽起來有點玄的“韜定律”，到底是個啥？它和我們熟知的摩爾定律又有什么區(qū)別？
“韜”（τ），在物理學中代表時間常數(shù)。 “韜定律”的核心思想，就是用 “時間縮微”替代“幾何縮微”。
咱們打個比方你秒懂。過去60年，芯片進化的信仰只有一個：把晶體管像鋪地板一樣，在平面上越做越小。7納米、5納米、3納米……晶體管越小，數(shù)據(jù)跑的路徑就越短，芯片就越快。但現(xiàn)在，這層“地板”快鋪到原子核了，路窄得快走不通了。
華為的思路很巧妙：既然平面城市擁堵不堪，那干脆把它改成立體城市。“韜定律”的關鍵技術叫“邏輯折疊”，它不是在封裝時把幾塊芯片疊起來，而是在單顆芯片內(nèi)部，把原本平鋪的邏輯電路垂直堆疊。這就像給一座平面城市安裝了數(shù)以百萬計的“數(shù)據(jù)電梯”，原本需要繞遠路的數(shù)據(jù)，現(xiàn)在能上下直達，省下了海量的時間。
這效果有多炸裂？何庭波在論文中披露，基于該技術的2026年最新麒麟芯片，晶體管密度一口氣提升了55%，功耗效率提升了41%。要知道，這種幅度的提升，在過去靠“死磕”制程，至少需要三年的迭代周期。華為還預測，到2031年，采用“韜定律”路徑的高端芯片，其性能和密度可以比肩1.4納米制程的水平。
清華大學教授吳華強評價認為，過去“摩爾定律”的幾何縮微，更多是在器件、電路層面。“韜定律”的重要之處，在于它把器件、電路、芯片，乃至數(shù)據(jù)帶寬、系統(tǒng)層面全部統(tǒng)籌考慮，為后摩爾時代的芯片發(fā)展提供了一個至關重要的新指引。
這背后，是一次產(chǎn)業(yè)范式的深刻切換。如果說上半場是英特爾主導的“摩爾定律”，大家卷誰尺寸更小；中場是英偉達黃仁勛的“黃氏定律”，卷的是GPU架構；那么下半場，華為的“韜定律”，正試圖定義下一代芯片的演進邏輯。競爭的核心，已經(jīng)從單純的工藝制程競賽，轉向了系統(tǒng)級效率的競賽。
當然，也有人質(zhì)疑這不就是3D封裝嗎？快思慢想研究院院長田豐對此有個精辟的解釋：2.5D或3D封裝是制造端的“被動拼圖”，連接的是已經(jīng)成型的獨立裸芯；而邏輯折疊是設計端的“降維打擊”，它重構的是單顆裸芯內(nèi)部的邏輯門布局，從圖紙上就縮短了信號要走的距離。
正如深度科技研究院院長張孝榮所說，“韜定律”的戰(zhàn)略價值，是打破了行業(yè)對“唯制程論”的路徑依賴，實現(xiàn)了用系統(tǒng)集成度換取器件微縮度。這對于面臨外部限制的中國半導體而言，無疑是一次戰(zhàn)略突圍。
六年時間，381款量產(chǎn)芯片的實踐證明，華為和它的合作伙伴們正在用新范式打開一扇新大門。這條路當然還需要時間驗證，但至少，在算力即國力的今天，我們不僅在破局，更在開新局。
免責聲明：本文僅為分享行業(yè)發(fā)展動態(tài)，不作任何商業(yè)用途，如涉及作品內(nèi)容、圖片版權等問題，請私信或留言，作者將在第一時間刪除。內(nèi)容僅供閱讀，不構成投資建議，投資者據(jù)此操作，風險自擔。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
